CATEGORY

ARCHIVE

SURCAS基盤技術部門 宮地幸祐准教授が、NEDO ポスト5G情報通信システム基盤強化研究開発事業に参画

基盤技術部門

研究開発項目:先端半導体製造技術の開発
開発テーマ:(b1)高性能コンピューティング向け実装技術
提案テーマ名称:高性能大面積3.xD チップレット技術の研究開発
代表者;日本サムスン株式会社、分担者:宮地幸祐准教授
https://www.meti.go.jp/policy/mono_info_service/joho/post5g/pdf/231221_theme_01.pdf

事業項目④電源特性向上技術の研究開発

第4世代移動通信システム(4G)と比べてより高度な第5世代移動通信システム(5G)は、現在各国で商用サービスが始まっていますが、更に超低遅延や多数同時接続といった機能が強化された5G(以下、「ポスト5G」)は、今後、スマート工場や自動運転といった多様な産業用途への活用が見込まれており、我が国の競争力の核となり得る技術と期待されます。NEDO(国立研究開発法人新エネルギー・産業技術総合開発機構)が推進する本事業は、ポスト5Gに対応した情報通信システム(以下、「ポスト5G情報通信システム」)の中核となる技術を開発することで、我が国のポスト5G情報通信システムの開発・製造基盤強化及びデジタル社会と脱炭素化の両立の実現を目指します。
具体的には、ポスト5G情報通信システムで必要となる先端半導体の後工程技術(More than Moore 技術)の開発に取り組みます。先端半導体の実装に必要となるパッケージ基板の大面積化、3 .xD高密度実装向け材料技術、製造装置等の開発とこれらに対応するアセンブリー・パッケージング技術、その他の関連する重要技術を開発します。

この度、基盤技術部門 宮地 幸祐 准教授は事業の「電源特性向上技術の研究開発」に参画いたします。多種チップを高集積したパッケージではモジュールの多電源化が進み、これを外部供給すると電源端子数の増加となり、モジュールサイズの拡大要因となります。本課題では、これを抑制するためにモジュールパッケージへの電源受動部品・回路内蔵技術開発、その電源特性評価方法、内蔵電源の方式の検討により、更なる小型化や高効率化を目指します。事業期間は、2023(令和5)~2028(令和10)年の5年間の予定です。

NEDO公募事業の詳細は以下のサイトをご覧ください。
参考:NEDO Webサイト
https://www.nedo.go.jp/koubo/IT3_100299.html